(資料圖片)
通用 C/C++ 在 CPU 上執(zhí)行，因此本質上具有高度的順序性。然而，用于在 FPGA 上執(zhí)行的代碼必須采用高度并行的方式架構，以便工具推斷并利用這一并行性。為 FPGA 設計 C/C++ 的重要概念是任務級并行 (TLP) 的概念。
Vitis HLS 的概覽與新特性介紹
討論實施 TLP 的兩大范例
討論在 TLP 區(qū)域中用于傳遞數(shù)據(jù)的各種通道
最后舉例說明這些概念
無論您目前是在使用 Vitis HLS，還是想知道 Vitis HLS 是不是您下一個設計項目的理想選擇，本次網(wǎng)絡研討會都將重點介紹這些重要概念，幫助您更快實現(xiàn) FPGA 設計目標。
Lauren 專注于 C/C++ 高層次綜合，擁有多年利用 FPGA 實現(xiàn)數(shù)字信號處理算法的經(jīng)驗，對 FPGA 的架構、開發(fā)工具和設計理念有深入的理解。曾發(fā)布網(wǎng)絡視頻課程《Vivado入門與提高》點擊率超過5萬、出版《基于FPGA的數(shù)字信號處理》《Vivado從此開始》《AMD FPGA設計優(yōu)化寶典-面向Vivado》等多本FPGA相關書籍并廣受好評。
Copyright @ 2001-2020 www.whpdw.cn All Rights Reserved 外匯頻道 版權所有
網(wǎng)站所登新聞、資訊等內容, 均為相關單位具有著作權,轉載請注明出處
未經(jīng)外匯頻道書面授權，請勿建立鏡像
聯(lián)系郵箱：801 480 23@qq.com
